為調(diào)試嵌入式系統(tǒng)，包括同時擁有并行總線和串行總線的系統(tǒng)，集成示波器提供了多種實(shí)用工具，包括處理串行總線的協(xié)議分析儀以及處理并行總線的邏輯分析儀。

　　在本例中，在串行方面，設(shè)計采用一條SPI 串行總線。由于這是一條簡單的總線，示波器只需捕獲構(gòu)成SPI串行總線的三個信號。

　　在簡單地定義幾個串行總線參數(shù)后，如數(shù)字門限電平和和串行信號配置，示波器自動解碼總線數(shù)據(jù)，避免了手動解碼總線數(shù)據(jù)，節(jié)省幾個小時的時間，減少昂貴的錯誤。

　　這條SPI 串行總線驅(qū)動著一個串行到并行轉(zhuǎn)換器。為了檢驗串行總線和并行總線之間的時序關(guān)系，數(shù)字通道采集了8個并行總線信號。在定義幾個總線參數(shù)后，并行總線被自動解碼和顯示。示波器可以一次解碼和顯示最多兩條并行總線或串行總線。通過同步顯示兩條總線，串行總線數(shù)據(jù)和并行總線數(shù)據(jù)之間的時序關(guān)系變得很明顯。在大多數(shù)情況下，并行總線值會被設(shè)置成傳送串行數(shù)據(jù)包之后的串行總線數(shù)據(jù)值。

　　為簡化調(diào)試任務(wù)，可以設(shè)置串行觸發(fā)，穩(wěn)定顯示，捕獲特定串行事件。在這種情況下，我們把觸發(fā)設(shè)置成每次在串行總線上傳送十六進(jìn)制數(shù)據(jù)值B0時捕獲信號。如圖3所示，在傳送十六進(jìn)制串行值B0時，并行總線值沒有變化。進(jìn)一步調(diào)查顯示，設(shè)計的工作方式與預(yù)期方式差距較大。